台积电在2纳米工艺制程的竞赛中再次伊始。12月6日，据中国台湾媒体报说念，台积电已在新竹县宝山工场完成2纳米制程晶圆的试分娩使命，良品率高达60%，远超公司里面预期。台积电董事长魏哲家曾示意，2纳米制程商场需求遍及，客户订单可能跨越3纳米制程。

台积电讨论了新竹和高雄两地至少四座工场用于2纳米制程分娩，在满产情状下，到2026年头总产能将达12万片晶圆。在三星工艺竖立受挫、英特尔代工业务长进不解的情况下，台积电在芯片代工行业已取得显著上风。

进入先进制程后，2纳米节点被视为关键节点。传统的FinFET架构在此标准下初始失效，CMOS器件的短沟说念效应问题再次突显。为处理这一问题，华东说念主科学家胡正明提倡了鳍式场效应晶体管（FinFET）架构，使摩尔定律得以络续近20年。相关词，进入5纳米工艺制程后，FinFET架构也初始冉冉失效，GAAFET架构应时而生。GAAFET架构通过旋转栅极鳍片并在垂直方朝上分多条鳍片，增多了与沟说念的构兵面积。

台积电在竖立3纳米工艺时遴荐链接优化FinFET结构，取得了精好意思成果。苹果A17芯片等使用台积电3纳米工艺的产物未出现显著发烧或高功耗问题，良率也达到80%以上。比拟之下，三星在3纳米工艺上胜仗秉承GAAFET架构，但因竖立难度大且时辰报复，良率不及20%，无法知足量产需求。这使得台积电险些包揽了人人3纳米芯片产能，三季度财报表示，其营收和净利润永诀增长36.27%和50.18%。

在3纳米工艺代工得回丰厚收益后，台积电在2纳米工艺上的竖立愈加冷静。台积电此前公布的阶梯图表示，N2工艺在换取功耗下性能比N3E晋升10%-15%，而在换取性能下功耗裁减25%-30%。尽管2纳米工艺代工价钱展望高达3万好意思元，但抵耗尽电子芯片厂商尤其是SoC瞎想厂商仍有遍及招引力。

2纳米芯片的研发用度展望高达数十亿好意思元，这些资本最终将转嫁给耗尽者。台积电在芯片代工行业中已酿成左右地位，本年两次提高代工用度，不仅针对3纳米工艺，以致5纳米工艺的价钱也上调4%-10%。

三星电子在3纳米工艺上受挫后，打算全力干预2纳米工艺，但展望至少要到2027年材干完结量产。英特尔诚然完成了18A工艺（等效2纳米）的试分娩，但良率过低且公司处于漂泊期，量产时辰概略情。因此，在2纳米工艺制程竖立上，台积电的竞争敌手现在难以匹敌，下贱厂商在改日特别长一段时辰内只可接受台积电的高价。